This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

·				
				•
		Ţ.		
			ν,	

OSCILLATION CIRCUIT

Patent number:

JP63209306

Publication date:

1988-08-30

Inventor:

FUNADA AKI: others: 01

Applicant:

MURATA MFG CO LTD

Classification:

- international:

H03B5/02; H03B5/12

- european:


Application number: JP19870044499 19870226

Priority number(s):

Abstract of JP63209306

PURPOSE:To attain small size light weight in addition to low power consumption by connecting a bias supply line between a ground part of an oscillation transistor (TR) and a ground part of a buffer TR.

CONSTITUTION: The ground part a1 of the oscillation TR1 and the ground part b2 of the buffer TR2 are connected to a bias supply line BL mutually. Then, a DC bias power supply connected to a power supply terminal +B is supplied to the TR2 of the buffer stage 20 and the DC bias power supply fed to the TR2 is supplied to the TR1 of the oscillation stage 10 via the bias supply line BL. The DC bias power supply fed to the TR2 is fed also to the TR1 via the supply line BL. Even when no choke coil is inserted in the supply line BL, the oscillation output from the TR1 is amplified up to a desired level by the buffer stage 20 and the result is outputted from an output terminal OUT.



i.				₩ %	ř G
			·		
<i>t</i>					
			÷		
	·				Ţ

⑩ 日本国特許庁(JP)

(1) 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭63-209306

@Int.Cl.4

識別記号

广内整理番号

每公開 昭和63年(1988) 8月30日

H 03 B 5/02

5/12

D-8731-5J Z-8731-5J

審査請求 未請求 発明の数 1 (全4頁)

発振回路 の発明の名称

> 頤 昭62-44499 ②特

@出 願 昭62(1987)2月26日

明者 船 8 ⑫発

京都府長岡京市天神2丁目26番10号 株式会社村田製作所

明 老 井 Ŀ 79発

京都府長岡京市天神2丁目26番10号 株式会社村田製作所 絁

内

株式会社村田製作所 の出願人

の代 理 人 弁理士 岡田 京都府長岡京市天神2丁目26番10号

明 棚 郡

1、発明の名称

発版回路

2、特許請求の範囲

(1) 交流的に接地された接地部および発振出力 の出力部を具備する発振トランジスタを含む発振 段と、

同じく交流的に接地された接地郎、前記発振ト ランジスタからの発振出力を入力される入力部お よび増幅したその発振出力を出力する出力部を具 備するバッファトランジスタを含むパッファ段と を備え、

前記発振トランジスタの出力が前記パッファト ランジスタの入力部に加わるようにし、

前紀発振トランジスタの接地部と前紀パッファ トランジスタの接地那とを相互にパイアス供給額 で接続してなり、

直流パイアス電温を前記パッファトランジスタ に供給し、かつ、前記発振トランジスタには、前 記パイアス供給線を介して前記直流パイアス電源 を供給することを特徴とする発振回路。

3、発明の詳細な説明

(産衆上の利用分野)

本発明は、発振トランジスタを含む発振段と、 バッファトランジスタを含むバッファ段とで構成 された発振回路に関する。

(従来の技術)

無線機に用いられる発振回路の内、例えば電圧 制御型発版回路には、負荷に対する安定性と所望 の出力レベルとを得るために発振トランジスタを 含む発振段に対してバッファ段が接続された構成 を有したものがある。ところで、このような発振 回路で特に移動用の無線機に使用されるものでは 小型軽量と、さらに低消費電力化を求められてい る。その中で、低消費電力化に対応するために発 扱トランジスタを含む発振段内で消費される底流 バイアス電源の観流をそのままバッファトランジ スタを含むパッファ段にも供給するようにしたも のがある。

第2図はそのような発振回路の従来例を示す回

路図である。第2図において、10は発援段、20はパッファ段である。発展段10は、発振トランジスタTR1と共援器RT等の回路素子を備える。パッファ段20はパッファトランジスタTR2を備える。

発振トランジスタTR1のコレクタは接地コンデンサC5で交流的に接地されるとともに、チョークコイルし「を介して直流パイアス 電源+日を供給される。発振トランジスタTR1は発振 D10内の各回路素子の作用(この作用は周知であるからその説明を省略する。)により発振動作を行ってそれの出力部であるエミッタからパッファ段 20に対して発振出力を出力するようになっている。

バッファトランジスタTR2の入力部であるベースは、結合線CL内の結合コンデンサC6を介して発振トランジスタTR1のエミッタに接続される。バッファトランジスタTR2の出力部であるコレクタは、バイアス供給線BL内のチョークコイルL2を介して発振トランジスタTR1のエミッタに接続される。バッファトランジスタTR

- 3 -

力量は僅かになり、その発版出力の殆どが出力場子OUTからそのまま出力されてしまう。そうすると、その発振トランジスタTRIから直接、出力端子OUTに出力された発振出力はバッファ設20での増幅を何等されていないから、その出力端子OUTからは所望のレベルの発振出力を得ることができなくなる。

そこで、従来ではこのようなことを防止するためにパイアス供給額BL中に発展出力がそのまま出力端子OUTから出力されることを阻止するためにチョークコイルL2を挿入している。

(発明か解決しようとする問題点)

しかしながら、このようにバイアス供給線に挿入されるチョークコイルにあっては、発版トランジスタからの発扱出力のすべてをバッファトランジスタのベースに注入させるために、それのインダクタンス値を大きくする必要がある。

そうすると、チョークコイルは必然的にその形状が大型重量化してしまうから、これでは移動用の無線機等に用いる場合の低消費電力化が可能と

2 の出力部であるコレクタはコンデンサ C 8 を介して出力端子 O U T に接続される。

この機成において、直流パイアス電源+Bは、直接的には発援トランジスタTR1のパイアス用として用いられる一方で、パッファトランジスタTR2のパイアス用としても発援トランジスタTR1のエミッタからパイアス供給線BLのチョークコイルL2を介してパッファ段20のパッファトランジスタTR2のコレクタから供給される。

したがって、従来の発掘回路ではバッファ段 2 0 に対する直流パイアス種類はそれの前段の発振 段 1 0 から供給されるから低消費電力化を図ることができる。

この場合、上記構成を有する従来例の場合では、発振トランジスタTRIの出力部であるエミッタがパイアス供給と発振出力供給との2つの機能を兼ねている。このため、チョークコイルし2がパイアス供給線BLに設けられていないとすると、発振トランジスタTRIのエミッタからパッファトランジスタTR2のベースに注入される発振出

~4-

はなるものの、この発振回路を無線機等に組み込む際の小型軽強化の要望には相反するという問題 点がある。

本発明は、低消費電力化のみならず小型軽量化の要望にもマッチした発援回路を提供することを目的とする。

(問題点を解決するための手段)

バイアス 供給線を介して前記直流バイアス 電源を 供給することを特徴としている。

(作用)

パッファ段のパッファトランジスタに供給された直流パイアス電源はパイアス供給線を介して発振りの発振トランジスタに供給される。そのパイアス供給線は発振トランジスタの接地部とパッファトランジスタの接地部との間に接続されているから、そのパイアス供給線中にチョークコイルを挿入しなくても発振トランジスタからの発振出力はパッファ段で所望のレベルにまで増幅されて後出力端子から出力される。

(実施例)

以下、本発明の実施例を図面を参照して詳細に 説明する。第1図は、本発明の実施例に係る発振 回路の回路図であり、第2図と対応する部分には 同一の符号を付している。10は発振散、20は パッファ散である。発振敗10は、発振トランジ スタTR1と共振器RT等の回路素子を備える。 パッファ段20はパッファトランジスタTR2を

- 7 -

部 b 1 となるそのベースを結合線でしに挿入された結合コンデンサで 6 を介して発版トランエック T R 1 の出力部 a 2 に接続され、またそのエニ介を接地コンデンサで 7 を使地のコレクタを出力部 b 3 として接地コンデンサで 8 を介して出力端子 O U T に接続されるとともに、チョークコイルし3を介してで流パイアス難源の電源端子+Bに接続される。この電源端子+Bは接地コンデンサで 9 を介して交流的に接地される。

備える。

発級及10において、発振トランジスタTR1のペース・コレクタ間とベース・接地間とのそれでれたイアス抵抗R1、R2が接続される。発展トランジスタTR1のベースには結合コンンデンサC1を介して誘電体共振器またはストリップンンサC1を介して誘電体共振される。発版トランジスタTR1のベース・エミッタ間には帰還用コンデンサC3が接続されるとともに、そのエミッタ・接地間にはコンデンサC4と抵抗R6との並列回路が接続される。

そして、発振トランジスタTR1は、そのコレクタを接地部a 1 として接地コンデンサ C 5 を介して交流的に接地されている。このような発振段1 0 は発振トランジスタTR1 のエミッタを出力部a 2 としている。

一方、バッファ段20において、パッファトランジスタTR2のベース・コレクタ間とベース・接地間それぞれにはバイアス抵抗R3,R4が接続される。パッファトランジスタTR2は、人力

-8-

なお、この実施例では電源場子+Bに接地コンデンサC9を設けたために、これによる発振出力の減衰を防止する上でチョークコイルL3を設けているが、このチョークコイルL3としては微小なインダクタンス値を育するものでよい。さらに、このチョークコイルL3は、例えば回路パターンで構成されたインダクタンス等でよいから、発振回路の小型化を図る上での不都合はない。

また、パイアス供給線Bしが短くなるよう都品配限設計すればコンデンサC5とC7は1つのコンデンサに置き換えることができ、より小形になる。

(発明の効果)

とができる。したがって、本発明ではインダクタンス値の大きい、したがって、従来のような形状が大きくかつ 配量も 聞いチョークコイルが不要になることから無線機などに使用される発振回路としては小型軽量に適したものとなる。

4、図面の簡単な説明

第1 図は本発明の一実施例の発提回路の回路図、 第2 図は従来例の回路図である。

10 … 発振段、20 … パッファ段、 TR1 … 発振トランジスタ、 TR2 … パッファトランジスタ、 CL … 結合線、 BL … パイアス供給線、 a 1 … 発振トランジスタの接地部、 a 2 … 発振トランジスタの 放地部、 a 2 … 発振トランジスタの 力部、 b 2 … パッファトランジスタの 出力部。

出願人 株式会社 村田製作所 代理人 弁理士 岡田和秀

-11-

-12-

